AtMega168データシート翻訳
http://awawa.hariko.com/chira-ura/index.html

24章 debugWIRE オンチップ・デバッグシステム
最初の翻訳を完了しました。
http://awawa.hariko.com/chira-ura/atmega168-chapter24-jp.html

この章は非常に短く、いくつかの注意事項以外は特に注目すべき内容もないので、さらっと流して次へ行きたいと思います。

debugWIREはリセット端子を使用して1-wireでデバッグ機能を提供する機能です。
ピン数の少ないデバイスではJTAGなどのデバッグ機能の代替として提供されているようです。
今回は、debugWIREをつかえる機器をもっていないので試すことができませんでした。

制限事項（24.5）にあるとおり、

• RESET端子を本来の機能（リセット）に使用できなくなる
• SPIへのクロック供給を止めてはいけない(PRRレジスタのPRSPIビットに注意)
• スリープモードでも一部の周辺回路が動作を継続してしまう

という点に注意しなければなりません。

肝心のdebugWIREプロトコルについては一切の記述がないので、「注意事項」としてのみ存在する章といえます。

以降、いよいよメモリプログラミングに関する章に突入です。
ではまた。

 ATmega48/88/168 データシート翻訳
http://awawa.hariko.com/chira-ura/index.html
「23章 A/Dコンバータ(ADC)」　粗訳を完了しました。

久しぶりの更新で、いろいろ忘れていることがあって時間がかかってしまいました（汗）。

ATmega168のA/Dコンバータは逐次変換方式で、プリスケーラを通してクロック供給が必要です。
変換時間がCPUの動作に比べると長時間となるため、動作開始タイミングと結果の参照タイミングが制御関連のアプリケーションでは重要になってきます。

この章は、動作タイミングとそれを生成するロジックを重点的に解説した内容となっていて、ADC各レジスタの設定内容を深く理解することができると思います。特に、自動トリガの要因として「割り込みフラグ」を利用している構造が面白いところです。

ADCの変換開始のタイミング生成手段として、

• ソフトウェアでビットをセットしたらすぐ開始。
• ハードウェアのトリガ要因で開始。それまで待機。

の二種類があり、
「ハードウェアのトリガ要因」としては、外部割込み、アナログ・コンパレータ、タイマー0/1のイベントが使用できます。アナログ系の制御や、一定時間間隔でのアナログ・データ取得を意識した設計のようです。

変換完了の方も、

• ソフトウェアでビットを監視して完了を待つ
• ADC変換完了割り込みを利用する

と二つあります。

面白いのは、トリガ要因としては「A/D変換完了割り込みフラグ」を指定でき、これを指定すると、ハードウェア的に「無限ループ」を形成して、ADCのプリスケーラで決まるタイミングでCPU側と関係なく変換動作を続けるモード（フリーラン・モード）になります。一定時間間隔の計測には便利そうです。

さて、いよいよ周辺機能もこれで終了となりました。
後残す大物はメモリ関連（自己書き換え、ISP、ブートローダーなど）です。

英語の話：
この章にちょっと面白い表現がありました。
(抜粋)

では。

ATmega48/88/168 データシート 21. TWI 粗訳完了

http://awawa.hariko.com/chira-ura/index.html

ようやく、2線式シリアル・インターフェース、TWIの粗訳が完了しました。
大人の事情でTWIと名づけられていますが、フィリップス（現NXP）互換のI2Cインターフェースです。

この章は、半分近くをI2Cの動作原理の説明に費やしており、非常に長いものとなっています。
しかしながら、とてもわかりやすい説明ですので、I2Cの基礎から理解したい方々には良い資料になると思います。
ひとつひとつの状態を丁寧に説明してあるので、私も勉強になりました。

さて、データシートからみると、AVRのTWI(I2C)は、ほぼ裸に近いハードウェアをコントロールするような構成になっています。
柔軟性があるともいえますが、なにかステータス変更がある度に割り込みが発生するので、ちょっと面倒くさいような印象も受けます。

とはいっても、
マスター1個とスレーブ1個（シリアルEEPROMの接続など）だけ、とか、スレーブ専用（他のMCUの周辺ICとして動かす）とか、シンプルな用途で使う場合、可能性のあるステートの処理だけを組み込んで、全ての状態を網羅したステート・マシンを作る必要はないので、それほど苦労するものではないかもしれません。

ともかくも、これを読んでI2Cを使ってみたくなり、現在簡単な実験回路を考案中です。

さて、この章には巨大なステート遷移図があり、図中に説明文が詰め込まれていますが、今のところ英語のままになっています。
図の翻訳は、これまでの他の章ではスキップしてますが、さすがにここは翻訳しないとせっかくの資料が役に立たないので、現在、進行中です。

では。

ATmega48/88/168 データシート翻訳
19. USART0 粗訳完了
http://awawa.hariko.com/chira-ura/index.html

後回しにしていた19. USART0を完了しました。
今までで一番長い章で、結構時間がかかりましたが、内容は比較的ストレートなAVRのUSART解説なので、技術的には、それほど難解な場所はありません。むしろ、USARTの構造や動作を勉強するのに役立つのではないかと思います。（自分にとって、勉強になりました）

なかなか秀逸な解説は、「クロック・リカバリ」、「データ・リカバリ」の部分で、非同期通信の基本動作を理解することができます。

• ボーレート・クロックに多少の誤差があっても、正しく受信できる仕組み
• どこまでの誤差が許容されるか、の予測と設計
• 倍速モードのメリットとデメリット

などを正しく理解しておくと、USARTを使った非同期通信の設計で迷うことが一つ減るような気がします。14.7456MHzという値のクリスタルなどを使う理由とか。

今回、翻訳を進めながら、同時にSPI、USARTの実験をしていたのですが、やはり動くものがそばにあると理解が深まります。別の機会にかけたら、と思います。

さて、次回は中盤の山TWIにとりかかります。
これも色々と勉強になることが多いことを期待しています。

英語の話、というかメモ：

• "clock/data recovery"

• "metastable"

ATmega48/88/168 データシート翻訳
20. USART SPIモード 粗訳完了
http://awawa.hariko.com/chira-ura/index.html

19.USART0をスキップして、先に20章を翻訳。
あまり深い理由は無いけれど、なんとなく同じSPIを先にやった方が効率良さそうな気がしたので、19章をスキップしました。次は、19章の予定。

USART SPIモードとSPIの違いについては、20.7節によくまとまっています。

• USART SPI > SPIな点
  • 送信器が二重バッファ構造（USART SPI）
  • USART SPIの方が受信器のバッファが深い
• USART SPI < SPIな点
  • 書き込み衝突ビット(WCOL)はSPIのみ
  • USART SPIはマスター動作のみ対応
  • 倍速モードはSPIのみ

ほかに、

• 割込みタイミングが非互換
• 当然ながら、端子が違う

といったところです。
なぜ、こんなモードがあるのか、ちょっと不思議ですが、SPIを2系統使いたいときなどには良いのかも知れませんね。

英語の話：
SPIの"leading/trailing edge"のところで、シフト・レジスタの"sampling/setup"というのがあったのですが、この章にヒントがあって、次の訳語に変更しました。

• sampling = 「ラッチ動作」
• setup = 「シフト動作」

ですね。

では、今度こそ19章へつづく。