ATmega48/88/168 データシート翻訳
http://awawa.hariko.com/chira-ura/index.html
「23章 A/Dコンバータ(ADC)」　粗訳を完了しました。

久しぶりの更新で、いろいろ忘れていることがあって時間がかかってしまいました（汗）。

ATmega168のA/Dコンバータは逐次変換方式で、プリスケーラを通してクロック供給が必要です。
変換時間がCPUの動作に比べると長時間となるため、動作開始タイミングと結果の参照タイミングが制御関連のアプリケーションでは重要になってきます。

この章は、動作タイミングとそれを生成するロジックを重点的に解説した内容となっていて、ADC各レジスタの設定内容を深く理解することができると思います。特に、自動トリガの要因として「割り込みフラグ」を利用している構造が面白いところです。

ADCの変換開始のタイミング生成手段として、

• ソフトウェアでビットをセットしたらすぐ開始。
• ハードウェアのトリガ要因で開始。それまで待機。

の二種類があり、
「ハードウェアのトリガ要因」としては、外部割込み、アナログ・コンパレータ、タイマー0/1のイベントが使用できます。アナログ系の制御や、一定時間間隔でのアナログ・データ取得を意識した設計のようです。

変換完了の方も、

• ソフトウェアでビットを監視して完了を待つ
• ADC変換完了割り込みを利用する

と二つあります。

面白いのは、トリガ要因としては「A/D変換完了割り込みフラグ」を指定でき、これを指定すると、ハードウェア的に「無限ループ」を形成して、ADCのプリスケーラで決まるタイミングでCPU側と関係なく変換動作を続けるモード（フリーラン・モード）になります。一定時間間隔の計測には便利そうです。

さて、いよいよ周辺機能もこれで終了となりました。
後残す大物はメモリ関連（自己書き換え、ISP、ブートローダーなど）です。

英語の話：
この章にちょっと面白い表現がありました。
(抜粋)

では。